把一颗大芯片拆成几颗小芯片再封装到一起，账面收益到底从哪来？智芯观澜在复盘一个中等规模AI加速芯片的架构取舍时发现，Chiplet的收益主要来自良率数学，而不是封装本身变便宜了。理解这一点，才能判断自己的产品该不该走这条路。

良率账：面积缩小带来的指数级改善

核心结论是：晶圆上单颗裸片面积每缩小一档，良率提升幅度往往超过线性预期，这是Chiplet方案最硬的收益来源。

半导体制造中，缺陷密度近似均匀分布，单颗裸片的良率随面积增大呈指数衰减。一颗面积很大的单片芯片，即使缺陷密度控制得不错，良率也可能低到让成本失控。把它拆成四颗面积各为四分之一的小芯片，每颗的良率都会明显提高，四颗都好再封到一起，综合良率仍可能高于单片方案。

智芯观澜在复盘时用了一组示例数据做推演：假设缺陷密度为每平方厘米零点一个缺陷，单片大芯片良率约六成，拆成四颗小芯片后单颗良率接近九成，四颗全好的概率约六成五。差距看似不大，但当面积继续增大，这个差距会迅速拉开。这也是为什么最先采用Chiplet的往往是面积最大、最贵的那类产品。

  • 面积越大，良率对缺陷密度越敏感，拆分收益越明显
  • 拆分后单颗小芯片可以用更成熟的制程，进一步压低成本
  • 良率收益必须扣除封装环节新增的损耗，才是净收益

封装账：互连密度与损耗的隐性成本

核心结论是：Chiplet把成本从晶圆端转移到了封装端，先进封装本身的费用和损耗会吃掉一部分良率红利。

拆开之后，芯片之间需要通过硅中介层或高密度重布线层互连，这些工艺的单价远高于传统封装。更关键的是封装环节也有自己的良率损失：多颗裸片、中介层、基板层层叠加，任何一层出问题都可能让整个模块报废，而且报废的是已经付出晶圆成本的多颗裸片。

智芯观澜观察到，不少团队在早期评估时只算了晶圆良率，忽略了封装良率与测试成本。多芯片模块的测试复杂度显著上升，需要在封装前后分别做已知良品测试，测试时间和设备占用都会增加。把这些加回去，Chiplet的净成本优势会缩水，产品规模不够大时甚至可能倒挂。

互连账：带宽收益与功耗代价

核心结论是：Chiplet真正的技术价值在于把互连带宽做上去，但每比特传输的功耗必须算清楚，否则性能提升会被功耗墙抵消。

把计算单元和存储单元分开做在不同裸片上，可以让存储部分用更适合的制程，同时通过短距离高密度互连获得远高于传统板级走线的带宽。这对需要频繁搬运数据的AI负载很有吸引力。但短距离互连并非没有代价，跨裸片传输的能效比片内传输差一个档次，设计时需要把数据流切分得当，尽量减少跨边界的高频访问。

智芯观澜在复盘材料里看到的一个经验是：把跨裸片流量控制在总流量的较小比例内，互连功耗才不至于成为瓶颈。这就要求架构设计阶段就把数据分区和任务划分想清楚，而不是先把芯片切开再补互连方案。

  • 互连带宽是Chiplet的主要性能卖点，需与片内带宽统一规划
  • 跨裸片访问的能效低于片内，数据分区策略决定成败
  • 封装与测试成本必须计入总账，不能只看晶圆良率

什么规模的产品才真正划算

核心结论是：Chiplet适合大面积、高价值、出货量足够大的产品，小芯片或低成本产品走这条路往往得不偿失。

综合三笔账，智芯观澜的判断是：当单片方案良率低到明显拖累成本，且产品出货量足以摊薄先进封装的固定投入时，Chiplet的账才算得过来。对于面积不大、对成本极度敏感的产品，单片方案依然是更稳妥的选择。技术路线的选择从来不是越先进越好，而是与产品定位匹配才好。